在線客服
企業(yè)微信
摘 要：低壓斷路器是低壓配電系統(tǒng)中起同段控制及保護(hù)等作用的重要元件。目前，國外的低壓斷路器正朝著高性能、小型化、智能化和模塊化方向發(fā)展，并且與現(xiàn)場總線系統(tǒng)相連，實(shí)現(xiàn)網(wǎng)絡(luò)化。本文介紹一種新型智能低壓斷路器控制器的設(shè)計(jì)。
1、引言
低壓斷路器是低壓配電系統(tǒng)中起同段控制及保護(hù)等作用的重要元件。目前，國外的低壓斷路器正朝著高性能、小型化、智能化和模塊化方向發(fā)展，并且與現(xiàn)場總線系統(tǒng)相連，實(shí)現(xiàn)網(wǎng)絡(luò)化。國內(nèi)一些廠家也曾開發(fā)國際種職能斷路器控制器，其主要缺點(diǎn)是采用大規(guī)模集成器件較少，故體積較大，易進(jìn)入干擾。
本文介紹一種新型智能低壓斷路器控制器的設(shè)計(jì)。主要特點(diǎn)有：a注重模塊化設(shè)計(jì)，采用大規(guī)模集成器件。不僅縮短了產(chǎn)品開發(fā)周期，提高了產(chǎn)品性能，而且減少了產(chǎn)品體積，降低了成本;b在實(shí)現(xiàn)基本保護(hù)功能的同時，增加了預(yù)警功能;c才參數(shù)測量上，除了電流、電壓等常規(guī)參數(shù)外，增加了功率因數(shù)及功率測量等，并對參數(shù)進(jìn)行顯示;d注重產(chǎn)品的可靠性設(shè)計(jì);e斷路器帶通信接口，引入CAN現(xiàn)場總線技術(shù)。
2、支能低壓斷路器控制器設(shè)計(jì)
2.1 總體方案簡介
該斷路器控制器的主要包括微處理器、信號采集電路、鍵盤和現(xiàn)實(shí)電路、外擴(kuò)存儲器、溫度檢測電路、輸出執(zhí)行電路和電源等。
2.2 微處理器的選擇
智能斷路器控制器既要實(shí)現(xiàn)各種功能又要有較好的是實(shí)時性和電磁兼容性，本期設(shè)計(jì)用了Dallas公司的DS80C390微處理器。其主要特點(diǎn)有：向下兼容80C52，使用80C51的指令集;高速的體系結(jié)構(gòu)，每個機(jī)器周期只有4個時鐘周期，最大系統(tǒng)時鐘頻率可達(dá)40Mhz，兼容80C52存儲模式，內(nèi)含 4KB的SRAM，外部擴(kuò)展4MB的程序存儲器和4MB的用戶數(shù)據(jù)存儲器。內(nèi)含兩個CAN2.0B的控制口，集成度高。
DS80C390有2個串行口、3個定時器/計(jì)數(shù)器、7個附加中斷、1個可編程狗定時器、6個8 bit /O口(其中兩個與存儲器接口)，還有一個數(shù)據(jù)指針OPRT1。DS80C390有2種封裝形式：68腳的PLCC和64腳的LQFP，本設(shè)計(jì)選用前者。
2.3 信號采集電路
常規(guī)信號輸入通道的設(shè)計(jì)一般先濾波在隔離放大，然后經(jīng)A/D轉(zhuǎn)換等，但該設(shè)計(jì)方法難以滿足實(shí)時性要求。本設(shè)計(jì)要求采集3路線電壓和4路相電流信號，而且需要采集的信號范圍很寬，若采用常規(guī)設(shè)計(jì)則需要很多的A/D轉(zhuǎn)換通道，故采用了Cirrus Logic公司的電子是電能表芯片CS5460來設(shè)計(jì)信號輸入通道。
(1)CS5460的特點(diǎn)。a高集成。內(nèi)部繼承了1個可編程的增益放大器，1個帶固定增益放大器的電壓通道，2個可選高通濾波器等;b高精度。轉(zhuǎn)換精度可達(dá)0.1%;c易接口。CS5460是高速A/D器件，缺省狀態(tài)下，瞬時A/D變換頻率可達(dá)4kHz。其自帶可編程增益放大器可測量150mV獲30mV兩城范圍的信號，從而很好地解決了實(shí)時性、寬測量范圍及測量精度低等問題。
(2)CS5460的硬件設(shè)計(jì)。電壓電流互感二次側(cè)感應(yīng)電壓值經(jīng)分壓后分別送入CS5460的UIN+、UIN--和IIN+、IIN- 引腳。CS5460有4 個串行口：SDI為串行數(shù)據(jù)輸入口，SDO為串行數(shù)據(jù)輸出口，SCLK為串行時鐘，CS是片選控制線。因?yàn)橐杉?路電流、3路電壓值，故選用了4片 CS5460芯片。并用引腳p4.0、p4.1、p4.2和p4.3輪流選通每片CS5460。當(dāng)CS=1時，SOD為高阻狀態(tài)，故4片CS5460的引腳可以直接連在一起。又DS80C390的I/O口可以驅(qū)動4個門電路，故4片CS5460的SDI和SCLK引腳分別以線與的形式直接相連。
(3)CS5460的軟件設(shè)計(jì)。本設(shè)計(jì)中軟件設(shè)計(jì)的基本程序采用C51編寫。CS5460的初始化和啟動轉(zhuǎn)換工作由主程序完成。設(shè)計(jì)要求每1.25ms 在3路電壓、4路電流上個采一點(diǎn)，采用軟件定時中斷方式。每1.25ms系統(tǒng)啟動一次中斷服務(wù)程序，完成對各路信號瞬時值的采集，每2s完成一次對各路信號有效值的采集。
DS80C390通過SDI、SDO、SCLK和CS信號線與CS5460接口。運(yùn)用寫操作對CS5460內(nèi)部各寄存器進(jìn)行設(shè)置;運(yùn)用讀操作，讀出CS5460內(nèi)部各狀態(tài)寄存器和輸出結(jié)果寄存器的值。
2.4 外擴(kuò)存儲器電路
傳統(tǒng)單片機(jī)應(yīng)用系統(tǒng)為一般以微處理器為核心外加必要的芯片組成。但所需外加零散芯片很多時，所得的系統(tǒng)結(jié)構(gòu)將很復(fù)雜且不易與更新或修改。所以，本設(shè)計(jì)采用了PSD934F2芯片。
(1)PSD934F2的主要特點(diǎn)。美國WSI公司推出的PSD934F2芯片是專門為8bits微處理器設(shè)計(jì)的，實(shí)現(xiàn)了將多個外圍芯片集成于一個芯片中。其主要特點(diǎn)有：可方便的使用復(fù)用和非復(fù)用的8bits微處理器接口;內(nèi)置2MB的主FLASH存儲器和256KB的第二FLASH存儲器;具有 64KB的SRAM;有19個輸出的通用PLD(GPLD);有譯碼PLD(DPLD);具有27個可單個配置的I/O引腳;等待電流可以降至50μA;符合JTAG標(biāo)準(zhǔn)的串行口可對全芯片進(jìn)行在系統(tǒng)編成;FLASH存儲器的擦寫次數(shù)至少可達(dá)100000次，PLD的擦寫次數(shù)最少可達(dá)1 000次。
(2)PSD934F2與DS80C390的硬件電路。系統(tǒng)要求具有256KB的FLASH、125±8KB的SRAM和16KB的輔助FLASH，還要31路I/O輸出及一些外設(shè)片選輸出，故系統(tǒng)還擴(kuò)展了一片
